Kerne / Pipelines

[Edgar_Wibeau]

Bild 14 zeigt nicht etwa 8 Core-Equivalente, sondern 8 Pipelines in 2 Cores mit gemeinsamer Infrastruktur (Fetch, Decode und L2-Cache). Das wird auf diesem Bild deutlicher:

http://www.planet3dnow.de/photoplog/file.php?n=8212&w=l

Planet3DNow.de beschreibt das auch entsprechend:
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1258015228

"Je zwei Kerne treten stets als Duett auf. Das heißt innerhalb dieses Verbundes gibt es lediglich eine Fetch-Einheit, einen Decoder und einen L2-Cache, allerdings zwei voneinander unabhängige Rechenwerke mit ihren jeweiligen Schedulern. Wie bisher gibt es einen für ALU und einen für FP."

Das bedeutet, dass ein Quadcore zwei dieser Einheiten (auf einem Die) enthält, die beiden Einheiten teilen sich den L3-Cache und die Aussenanbindung (Bus und Speicher-Controller). Beim 8-Kern werden's demnach vier Einheiten à zwei Kerne auf einem Die sein, vermutlich wieder mit gemeinsamem L3-Cache.

[Nix verstehen]

Dann kann ein Kern also 4 Integerberechnungen gleichzeitig ausführen???

[Coldzero]

Wenn ich mich nun nicht irre und das richtig verstanden habe lautet die antwort auf deine frage JA

[Nix verstehen]

Sehr interessant! War schon am überlegen mein x2 5000 in Rente zu schicken, aber da warte ich dann doch noch lieber was mit. :)

[Coldzero]

Nen x2 5000 Ist ein sehr nettes teil, hatte vorher einen X2 4600 und jetzt einen 5400, man merkt die bisschen leistung doch schon stark aber als nächstes kommt neues Mainboard was AM2 AM2+ und AM3 unterstützt. Somit kann später immernoch sagen "Hey ich hol mirn Phenom" ^^

[Edgar_Wibeau]

Nein, nur im Optimalfall. Es kommt dabei sehr stark auf den vorliegenden Code an, wenn dieser gut parallelisierbar ist (wenige Verzweigungen) und die Decoder hinterherkommen, können hin und wieder mal tatsächlich vier Instruktionen quasi-parallel abgearbeitet werden. Im gegenteiligen Fall jedoch nur eine einzige.

Wäre es so einfach, würde man einfach die Pipelines verfielfachen, um ein ebensovielfaches an Performance herausholen. In der Praxis bringt jede weitere Pipeline einen hohen Aufwand beim Decoder und den weiteren Versorgungspfaden, aber nur abnehmende Performance-Zunahme (ahem...), deshalb überlegen sich die CPU-Hersteller ganz genau, wie viele Pipelines sie implementieren.

Übrigens hat schon K10 einen guten Performance-Schub gegenüber K8 herausgeholt, Phenom II hat nochmal ordentlich nachgelegt. Ich würde mir mal Benchmarks ansehen, einen Athlon X2 5000+ im Regen stehen zu lassen, ist schon jetzt mit aktuellen AMD-CPUs kein Problem, auch im mittleren Preissegment. Kommt natürlich darauf an, was für Aufgaben man der CPU gibt.
Für mein Benutzerprofil hat sich schon mein Phenom 9350e (2 GHz) gegen seinen Vorgänger Athlon X2 4600+ (2,4 GHz) gelohnt, allerdings konnte ich unter Linux von Anfang an die Kerne besser auslasten und hatte auch noch ein großes verschlüsseltes Dateisystem auf Linux-MD-RAID5 (läuft jetzt ohne Verschlüsselung, da der Grund dafür weggefallen ist).

[Tingelchen]

Sieht halt schwer nach einem aufgebohrten Hyperthreading von Intel aus. Hat sich allerdings nie wirklich gelohnt. Dummerweise lassen sich einige Prozesse nur schwer bis gar nicht paralellisieren. D.h. das solche dann die CPU komplett belegen und die CPU dann nur zu einem Bruchteil ausgelastet wird.
Das wird für die nächsten Jahre erst einmal dauerzustand sein.

Bei einer echten Multi Core CPU wo mehrere vollständige Kerne in einem Gehäuse enthalten sind spielen solche Fälle weniger eine Rolle. Wenn eine Aufgabe gut paralellisiert ist, wird sie entsprechend auf die Kerne verteilt. Ist sie es nicht, so wird nur 1 Kern genutzt und die anderen Kerne mit anderen Aufgaben versehen.

Gehen wir mal davon aus dass das OS die Threads ordentlich verteilt.


Der Hacken an Hyperthreading von Intel war immer, das man schon in der Software gewisse Vorarbeitungen leisten muste damit die 2 Pipelines überhaupt geladen werden konnten.
Ist das bei AMD dann genau so.. wird es für die nächsten Jahre erst einmal ein Schuss in den Ofen.

[MoT]

also ich hab auch den heise.de artikel gelesen

http://www.heise.de/newsticker/meldung/AMD-Details-der-2011-kommenden-Prozessorkerne-Bobcat-und-Bulldozer-857374.html

da hört es sich eher so an, als wäre so ein "doppelkern" ein kern des prozessors
also hätte ein quadcore 4 solche doppelkerne
bzw wie es heise bezeichnet
4 * 2 * halbkerne

[Edgar_Wibeau]

Nee nee, auch die bisherigen (superskalaren) CPUs von AMD, Intel und Anderen haben bereits mehrere Int-Pipelines je Kern (AMD seit K8 glaub ich drei, Intel seit Core2 bereits vier), HyperThreading bzw SMT ist nochmal was Anderes, da werden dem OS meherere Kerne vorgegaukelt, so dass es "gleichzeitig" weitere Threads in den eigentlich nur einen Kern füttert und dieser seine Pipelines im Optimalfall (noch) besser auslasten kann. HT/SMT bringt manchmal garnichts (kann im schlimmsten Fall sogar etwas Performance kosten), manchmal etwas und manchmal viel ... bei Servern mit vielen Prozessen/Threads ist es fast immer ein lohnender Gewinn, bei Desktops, nunja, manchmal eben ;)

Drum beherrschen ja auch die dicken Server-CPUs von IBM, Sun & Co SMT (scalable multi threading IIRC), HyperThreading ist eine abgespeckte ... oder generell einfach eine Variante davon.

[Edgar_Wibeau]

Auf dem von mir verlinkten Slide bei Planet3DNow.de ist klar "Core 1" und "Core 2" angegeben. Bei Heise sieht steht unter dem Die-Shot (der auch von einer der Präsentationsfolien stammt) <<(anscheinend Quad-Core "Llano")>>, das Bild zeigt eine APU (CPU incl. Grafik-Einheit) mit zwei identischen Doppelkern-Einheiten.

Weiter unten deutet Heise dann anders:
<<Wie AMD diese Kerne dann genau zählt, ist noch unklar – also ob etwa der Octo-Core-Bulldozer Zambezi nun viermal zwei oder achtmal zwei "Halbkerne" besitzt.>>, dann würde das Bild einen kleinen Dualcore-"Bobcat" zweigen.

Das würde aber bedeuten, dass beim 8-Kern Bulldozer insgesamt 16 Subkerne vorhanden sind, diese erscheinen aber kaum weniger komplex als die bisherigen K10-Kerne: Decoder und Fetch werden zwar zwischen zwei Kernen geteilt, dafür ist eine Int-Pipeline dazugekommen und die FPU weiter aufgebohrt worden. 16 (Sub)Kerne auf einem Die gegenüber maximal 6 heute, dafür ist ein Shrink von 45nm auf 32nm IMHO zu wenig.