1. Foren
  2. Kommentare
  3. Internet-Forum
  4. Alle Kommentare zum Artikel
  5. › Serielle Schnittstellen: Wie…

Danke für diesen hervorragenden Artikel :D

Neue Foren im Freiraum! Raumfahrt und freie Software haben jetzt einen Platz, die Games tummeln sich jetzt alle in einem Forum.
  1. Thema

Neues Thema


  1. Danke für diesen hervorragenden Artikel :D

    Autor: ChemoKnabe 24.01.22 - 13:23

    Gerne mehr davon!

  2. Re: Danke für diesen hervorragenden Artikel :D

    Autor: ibsi 24.01.22 - 13:41

    Dem Schließe ich mich an! Sehr spannend

  3. Re: Danke für diesen hervorragenden Artikel :D

    Autor: PmK 24.01.22 - 13:46

    Kann ich mich auch nur anschließen.. der Zauberer muß zwar nicht sein aber der Rest war sehr Informativ!

  4. Re: Danke für diesen hervorragenden Artikel :D

    Autor: demonkoryu 24.01.22 - 13:48

    +1, und der erste Satz "Serielle High-Speed-Links erscheinen irgendwie magisch" wird fuer immer in meinem Nerdherzen leben <3

  5. Re: Danke für diesen hervorragenden Artikel :D

    Autor: Manuel2020 24.01.22 - 13:57

    +1

    Danke! Sehr informativ.

  6. Da fehlt aber noch was ..

    Autor: senf.dazu 24.01.22 - 14:28

    z.B. das was wirklich "magisch" ist .. PCIe3,4,5,6 schieben ihre seriellen Bits mit Takten von 8G,16,32G. während die Prozessoren seit Jahren bei 4G stecken geblieben sind. Ein paar Worte warum dieser kleine Unterschied und den technischen Konsequenzen wär vielleicht angebracht ?

    z.B. das PCIe zwar P2P Übertragungen definiert - es aber PCI-Router gibt (die z.B. in Prozessoren, Southbridges aber auch USB4-Hubs verbaut sind - und erst die machen so ein verteiltes Bussystem mit vielen P2P Zweigen. Oder aus wieviel Teilnehmern so ein Bussystem bestehen kann.

    Was z.B. ein PCIe3.0..5.0x16 Bus an Datenrate für den Hauptspeicher (DRAM) bedeuted, oder in welchem Maße das ggf. den CPU Hauptspeicherzugriff ausbremst, kann man sich ja selbst ausrechnen wenn man weiß das z.B. PCIe3.0 gleichzeitig 8GBit/s lesend als auch 8GBit/s schreibend schicken kann. Erwähnenswert ist es trotzdem. Mit welchen Wortbreiten und Frequenzen die wieder parallelisierten Worte dann wieder in den Hauptspeicher geschrieben werden (z.B. 256 Bit und 16x8G/256= 0.5G 256 Bit Worte/s, ist vielleicht auch für's Verständnis ein interessantes Detail.



    2 mal bearbeitet, zuletzt am 24.01.22 14:36 durch senf.dazu.

  7. Da fehlt aber noch was 2

    Autor: MarcusK 24.01.22 - 14:45

    Wie bekommt man den Anfang einer Übertragung mit? Wenn es einmal einen Versatz gibt, müssen ja beide wieder bei 0 Anfangen ( Scramber zurücksetzen).

  8. Re: Da fehlt aber noch was ..

    Autor: Bananularphone 24.01.22 - 15:28

    senf.dazu schrieb:
    --------------------------------------------------------------------------------
    > z.B. das was wirklich "magisch" ist .. PCIe3,4,5,6 schieben ihre seriellen
    > Bits mit Takten von 8G,16,32G. während die Prozessoren seit Jahren bei 4G
    > stecken geblieben sind. Ein paar Worte warum dieser kleine Unterschied und
    > den technischen Konsequenzen wär vielleicht angebracht ?

    Naja, einzelne Transistoren mit 16GHz zu takten ist nicht so furchtbar schwierig.

  9. Re: Da fehlt aber noch was ..

    Autor: JouMxyzptlk 24.01.22 - 15:38

    senf.dazu schrieb:
    --------------------------------------------------------------------------------
    > Während die Prozessoren seit Jahren bei 4G stecken geblieben sind.

    Versuch du mal etliche Millionen Transistoren im Gleichtakt zu halten (Caches und so mal rausgelassen, sonst müsste ich Milliarden schreiben).

  10. Re: Danke für diesen hervorragenden Artikel :D

    Autor: LordSiesta 24.01.22 - 18:58

    Ich auch. Der war sehr unterhaltsam und lehrreich. Perfekt.

  1. Thema

Neues Thema


Um zu kommentieren, loggen Sie sich bitte ein oder registrieren Sie sich. Sie müssen ausserdem in Ihrem Account-Profil unter Forum einen Nutzernamen vergeben haben. Zum Login

Stellenmarkt
  1. SAP SD/MM Berater (m/w/x)
    über duerenhoff GmbH, Raum Ennepetal
  2. (Senior) Consultant IBM Integration (w/m/d)
    ITARICON Gesellschaft für IT-Architektur und Integrationsberatung mbH, Dresden
  3. IT-Planerin/IT-Planer Rechenzentrum (w/m/d)
    Berliner Verkehrsbetriebe (BVG), Berlin
  4. Scrum Master / Agile Coach (m/w/d)
    Astrum IT GmbH, Erlangen

Detailsuche


Golem pur
  • Golem.de ohne Werbung nutzen

Anzeige
Hardware-Angebote


Haben wir etwas übersehen?

E-Mail an news@golem.de