Oberon auf RISC-V?

[Alpenbaer]

Seit dem Erscheinen der ersten RISC-V-Prozessoren frage ich mich, ob Oberon nicht interessant sein könnte.
Gerade für Embeddedsysteme könnte ein Potential vorhanden sein. Dass ich nicht so falsch liege, zeigt das chinesische Blutflussmesssystem. Oberon bootet mit Sicherheit wesentlich schneller als ein Linux.
Da kommt mir gerade in den Sinn: Wenn ich auf das Booten des Satellitenempfängers gewartet habe, dachte ich auch schon öfters an ein schlankes Oberonsystem.

NB Zu meiner Zeit an der ETHZ hatte ich das Vergnügen, sowohl Oberon als auch seine Schöpfer kennen zu lernen. Lang, lang ist es her.

[Mandrake]

Auf der Astrobe Website sieht man RISC-V mit Oberon:
https://www.astrobe.com/RISC5/Workstation.htm

[gadthrawn]

Alpenbaer schrieb:
--------------------------------------------------------------------------------
> Seit dem Erscheinen der ersten RISC-V-Prozessoren frage ich mich, ob Oberon
> nicht interessant sein könnte.
> Gerade für Embeddedsysteme könnte ein Potential vorhanden sein. Dass ich
> nicht so falsch liege, zeigt das chinesische Blutflussmesssystem. Oberon
> bootet mit Sicherheit wesentlich schneller als ein Linux.
> Da kommt mir gerade in den Sinn: Wenn ich auf das Booten des
> Satellitenempfängers gewartet habe, dachte ich auch schon öfters an ein
> schlankes Oberonsystem.

Und ein FreeRTOS §bootet" schneller als ein Oberon.
Für vieles braucht man kein großes OS.

[M.P.]

Merkwürdig,
https://de.wikipedia.org/wiki/RISC-V

Im Wikipedia-Artikel ist zwar ein RISC-V Projekt der ETH erwähnt, ich bin mir aber nicht sicher, ob es mit Oberon zu tun hat ...

Auch die astrobe - Implementierung findes sich nicht ...

Immerhin wird auf der Astrobe-Seite fast krampfhaft die "Römische" "V" Schreibung vermieden.

[M.P.]

Forth ;-)

Übrigens war es mir in meinem Embedded Zeiten lieb, zumindest einen rudimentären RAM-Test zu machen, bevor man das System auf die Welt losgelassen hat ...

Aber die Zugriffsgeschwindigkeiten sind weniger schnell gewachsen, als die RAM-Baustein-Größen.

Ein Speichertest, den man damals bei jedem Boot gemacht hat, würde bei heutigen RAM-Größen EWIG dauern.



1 mal bearbeitet, zuletzt am 09.01.23 13:50 durch M.P..

[subnetz]

M.P. schrieb:
--------------------------------------------------------------------------------
> Merkwürdig,
> de.wikipedia.org
>
> Im Wikipedia-Artikel ist zwar ein RISC-V Projekt der ETH erwähnt, ich bin
> mir aber nicht sicher, ob es mit Oberon zu tun hat ...
>
> Auch die astrobe - Implementierung findes sich nicht ...
>
> Immerhin wird auf der Astrobe-Seite fast krampfhaft die "Römische" "V"
> Schreibung vermieden.

Das auf der Astrobe-Seite angegebene RISC5 bezieht sich auch nicht auf RISC-V sondern RISC5 bzw. RISC0.
Das wiederum ist eine von Wirth und vermutlich Gutknecht entwickelte RISC CPU/Architektur.
Bei RISC0 handelt es sich um eine Hardvard Architektur und weniger Funktionsumfang als RISC5.
RISC5 ist dann wiederum eine von Neumann Architektur und ein größerer Funktionsumfang.

Nachlesen lässt sich das auch unter:
people:inf:ethz:ch/wirth/FPGA-relatedWork/RISC-Arch.pdf (links kann ich leider noch nicht posten )

[M.P.]

So etwas habe ich fast vermutet - sind RISC-V und und RISC5 miteinander womöglich aber näher verwandt, als dass beide V. Neumann basiert sind und einen RISC-Befehlssatz haben?

[subnetz]

Ich habe mich mit beiden Archtitekturen mal beschäftigt.
Aber sehr oberflächlich und nur nebenbei.
Näher Verwandt sind die beiden aber nicht.
Sie setzen beide auf die von Neuman Archtiektur und richten sich nach dem RISC-Konzept.
Aber das dürfte es meiner Meinung auch schon gewesen sein.
RISC5 ist wirklich sehr sehr minimalistisch verglichen mit heutigen Prozessoren und eben auch RISC-V.
Ein Beispiel mit dem man das verdeutlichen kann ist die MMU und die Privilege Levels die eine Grundvorraussetzung für die heute meist verwendeten Betriebssysteme sind.
Bei RISC-V gibt es diese Funktionalitäten ( je nach Model/Familie).
RISC5 kennt nichts davon, kann dafür aber von einer einzelnen Person verstanden werden.

[gadthrawn]

M.P. schrieb:
--------------------------------------------------------------------------------
> Forth ;-)
>
> Übrigens war es mir in meinem Embedded Zeiten lieb, zumindest einen
> rudimentären RAM-Test zu machen, bevor man das System auf die Welt
> losgelassen hat ...
>
> Aber die Zugriffsgeschwindigkeiten sind weniger schnell gewachsen, als die
> RAM-Baustein-Größen.
>
> Ein Speichertest, den man damals bei jedem Boot gemacht hat, würde bei
> heutigen RAM-Größen EWIG dauern.

Ja und nein, bei höheren SIL Leveln komtm man im Safety Bereich nicht ganz drum herum...

[M.P.]

Von da her ist *klick* und nach einer Sekunde ist das Betriebssystem oben erstmal nicht nur positiv zu sehen ;-)

Im Alltagsbetrieb ist ein "das dauert eh noch, ich geh mal eben Kaffee holen" Unterbrechung doch durchaus willkommen ;-)

[btreut]

Schau mal hier: oberon.wikidot(dot)com/start (bitte http ergänzen und (dot) durch . ersetzen, ich darf noch keine Links posten)