-
Der Transistor wird kleiner...
Autor: M.P. 15.05.19 - 15:41
... na hoffentlich wird das "drumherum" was das Verdrahten angeht nicht wiederum entsprechend größer ...
Aber vielleicht ist das primäre Ziel nicht Chipfläche zu sparen, sondern Strom ... -
Re: Der Transistor wird kleiner...
Autor: wonoscho 15.05.19 - 16:03
Wenn wie im Artikel zu lesen ist, auch die Geschwindigkeit steigt, dann kann man vermuten dass auch die Chipfläche schrumpft. Denn bei Frequenzen im GHz-Bereich spielt auch die Lichtgeschwindigkeit eine Rolle.
-
Re: Der Transistor wird kleiner...
Autor: ms (Golem.de) 15.05.19 - 16:19
Im Artikel steht, dass die Fläche um 45 Prozent kleiner ausfallen soll.
Marc Sauter, Sr Editor
Golem.de -
Re: Der Transistor wird kleiner...
Autor: M.P. 15.05.19 - 16:39
Also hat man eine Flächenersparnis, die nicht annähernd denen der Shrinks in der CMOS-Anfangszeit entspricht:
Bei einem Shrink von 700 auf 300 nm MOS-Kanallänge war die maximale rechnerische Platzersparnis wahrscheinlich noch relativ problemlos möglich, Da war die Flächenersparnis dann wahrscheinlich um die 86 % .... ( 1 - 300²/700²)
Von 70 auf 30 nm ist das wahrscheinlich nicht mehr so einfach gewesen, und hier ist die Flächenersparnis eben nur noch das, was man bei einem maßstäblichen Shrink von 7 nm auf 5,2 nm erwarten würde ... -
Re: Der Transistor wird kleiner...
Autor: wonoscho 15.05.19 - 17:09
Sorry, habe den Artike offensichtlich nicht aufmerksam genug gelesen.
War der Meinung die Flächeneinsparung um 45 Prozent sei nur auf die Fläche der GAA-Fet-Transistoren bezogen.