-
Speichergröße keine Zweierpotenz mehr?
Autor: M.P. 19.01.23 - 13:41
Hat das keine negativen Auswirkungen?
Bügelt das alles das Memory-Management heutzutage weg? -
Re: Speichergröße keine Zweierpotenz mehr?
Autor: JouMxyzptlk 19.01.23 - 15:14
Es kommt nur darauf an dass beide Bänke gleich bestückt sind damit interleave geht. Für das OS isses egal. Das kann auch mit schiefen zahlen wie 9344 MB RAM zurecht. Sonst gäbe es in diversen VMs Probleme :).
-
Re: Speichergröße keine Zweierpotenz mehr?
Autor: NemesisTN 19.01.23 - 15:35
Mich würde der Aufbau aber auch interessieren.
Nutzt man weniger bits auf dem Bus, dafür aber höhere Taktrate, um auf dieselben Werte zu kommen?
Der Bus ist ja nun mal 64 bit breit.
Gängige Speicher sind in ihren Busbreiten angepasst. -
Re: Speichergröße keine Zweierpotenz mehr?
Autor: JouMxyzptlk 19.01.23 - 15:47
The Register hat das schon am 2. Januar berichtet.
Die Chips selbst haben mehr layer, so dass es weiterhin bei 2*32 Bit als Bus pro Modul bleibt. Interleave und Durchsatz geht wie immmer. Nur bei den Adressleitungen kommt der Unterschied. Die BIOSe dafür sollen schon in Vorbereitung sein.
Die Golem Zeile "dass die neuen Micro-Riegel erst einmal wesentlich teurer sein werden" ist auch falsch, denn man kann dann nur 96 GB statt 128 GB verbauen. Es gibt einen günstigen Zwischenschritt zwischen 64 GB und 128 GB, und genau darauf zielen diese Riegel. Insbesondere auf dem Servermarkt.
1 mal bearbeitet, zuletzt am 19.01.23 15:49 durch JouMxyzptlk. -
Re: Speichergröße keine Zweierpotenz mehr?
Autor: JouMxyzptlk 19.01.23 - 15:50
PS: Es gibt einige CPUs mit drei Speicherkanälen, und seit den ersten i7 CPUs für den Massenmarkt. Da gab es, by Design auch schiefe RAM-Ausstattungen, denn triple Interleave will jeder mitnehmen.
-
Re: Speichergröße keine Zweierpotenz mehr?
Autor: M.P. 19.01.23 - 17:01
Die Lösung ist wahrscheinlich, dass man die Riegel nicht in größeren Zahlen einbauen sollte, als die CPU Interleave-Möglichkeiten bietet ...
Wenn man vier von den Riegeln in einen Rechner mit zweifach Interleave einbauen würde, wäre eine Lücke da... von der ich nicht weiß, ob die dank MMU nicht auch ohne Auswirkungen bleiben könnte ...
Aber da wird man dann wohl eher statt 4x48 2x64 nehmen ... -
Re: Speichergröße keine Zweierpotenz mehr?
Autor: Quantium40 30.03.23 - 11:44
NemesisTN schrieb:
> Mich würde der Aufbau aber auch interessieren.
> Nutzt man weniger bits auf dem Bus, dafür aber höhere Taktrate, um auf
> dieselben Werte zu kommen?
> Der Bus ist ja nun mal 64 bit breit.
> Gängige Speicher sind in ihren Busbreiten angepasst.
Der Bus spielt an der Stelle gar keine Rolle. Der wird weiter mit 64bit bzw. 2x32bit (DDR5) gefahren.
Auch die neuen "krummen" Kapazitäten sind weiter Vielfache von 64bit.



