Das sind 2nm

[Technikkapitaen]

Falls es wen interessiert.

[FlashBFE]

In erster Linie sind es nur Marketingbezeichnungen, denn von echten physischen Abständen haben sich die Knotennamen schon lange verabschiedet.

Man kann auch nur raten, ob nun Intels 20Å-, TSMCs 2nm- oder Samsungs 2nm- Prozess der dichteste, sparsamste oder taktstärkste werden wird. Und ob sie überhaupt pünktlich serienreif sein werden.

[Hallonator]

Technikkapitaen schrieb:
--------------------------------------------------------------------------------
> Falls es wen interessiert.


Wenn du uns richtig bilden möchtest, musst du die Rechnung dazu posten :P

[Krulle]

War nicht bei 1 nm (oder so) die physikalische Grenze, weil dann die Grenzschichten nur noch 50 Atome breit sind und die Tunneleffekte nicht mehr zuverlässig zu händeln sind?!
Nagelt mich nicht mit den genauen Zahlen fest...



1 mal bearbeitet, zuletzt am 08.03.23 15:57 durch Krulle.

[Kaiser Ming]

Krulle schrieb:
--------------------------------------------------------------------------------
> War nicht bei 1 nm (oder so) die physikalische Grenze, weil dann die
> Grenzschichten nur noch 50 Atome breit sind und die Tunneleffekte nicht
> mehr zuverlässig zu händeln sind?!
> Nagelt mich nicht mit den genauen Zahlen fest...

gibt bereits 1 Atom Transistoren

[Sharra]

Es gab schon so oft "physikalische" Grenzen. Und dann kam einer, der das nicht wusste, und hats einfach gemacht...
Nö im Ernst; Quanteneffekte haben wir bereits seit dem Pentium 2. (oder wars 3?). Man muss lernen damit umzugehen, oder sie sogar zu nutzen.

Es galt auch mal als völlig unmöglich eine x86 CPU mit 5GHz zu bauen. Und heute ist das 0815-Standard.

[Eug]

Ich fand den Artikel interessant und informativ. Aber da sind zwei Fehler drin. High NA-EUV wird auf keinen Fall in Intel 18A eingesetzt. Intel hat ja den Prozess schon fertig, laut diesen Neuigkeiten. High NA ist aber noch gar nicht geliefert. Ist auch ein Mammut-Projekt. Zeiss muss erst die Produktion hochfahren. Und man braucht ein paar Maschinen zur Massenfertigung. High NA ist frühstens ein Ding für 2027. Das hab ich bei Semiengineering.com gelesen. Ist aber auch nicht weiter schlimm, weil EUV mit normaler NA auch schon sehr stark ist. Und das Bahnbrechende an Intel 18A wird ja RibbonFET und PowerVia sein. Eine höhere Transistordichte kann man natürlich auch erwarten. Man muss auch verstehen, dass Intel 20A und 18A zusammengehören. Das ist etwa ein Prozess. Genau so wie Intel 4 und Intel 3. Das unterscheidet sich dann in der Vielfalt der Bibliotheken, also der Zellen die aus Transistoren oder mehreren Transistoren bestehen. Oder so ähnlich halt hab ich das gelesen. Und auf keinen Fall werden die EUV-Maschinen in der Chipfabrik zu Ende entwickelt. Die werden dort sicherlich mit Hilfe von Experten von ASML eingebaut. Da hab ich gelesen, dass das zum Beispiel neulich in Irland der Fall war. EUV wurde von ASML, Zeiss, Trumpf und den Frauenhofer Instituten und vielen weiteren zu Ende entwickelt/erfunden.

[Madarejuwa]

Hier gab es auch mal einen informativen Artikel zur Zukunft der Schrumpfung von Chips. (Link)

Die nächste Revolution wird vermutlich die Spintronik. Auch dazu gab es hier einen Artikel. (Link)

[jhi (Golem.de)]

Ja, 18A ist eine Weiterentwicklung, das kommt vielleicht nicht deutlich genug heraus. Aber dass Intel High-NA dafür aufgegeben hat würde ich erst einmal nicht bezweifeln, und zwar aus einer Reihe von Gründen:

Den Start der Serienproduktion von 18A hat intel bereits vor einem Jahr vorgezogen (https://www.golem.de/news/roadmap-was-intel-bis-2025-alles-tolles-schaffen-will-2202-163276.html), dass statt auf High-NA auf Double Patterning mit EUV gesetzt wird hat Intel aber bislang nicht gesagt.
ASML hat im Juli 2022 erwähnt, dass sie die erste High-NA-Optik und -Lichtquelle bekommen haben (https://www.golem.de/news/asml-halbleiterfertigung-bestellrekord-bei-chip-belichtungsmaschinen-2207-167013.html). Das erste Vorserienmodell dürfte mittlerweile laufen, weil das die größten Änderungen im Vergleich zum Vorgänger Nxe:3000 sind (https://semiwiki.com/semiconductor-manufacturers/intel/313528-0-55-high-na-lithography-update/). Am imec in Belgien wird seit 2018 zu High-NA geforscht, und die großen Hürden hat EUV bereits genommen.

Das "zu Ende entwickeln" war vielleicht missverständlich formuliert, das hatte ASMLs CEO mal (wörtlich) so gesagt. Natürlich haben nicht die Kunden die Maschinen zu Ende entwickelt, die ersten Systeme sind aber bereits bei Kunden aufgebaut worden, obwohl sie noch gar nicht richtig fertig waren. Das ist bei den High-NA-Scannern genau so möglich. Grundsätzlich entwickelt ASML die Systeme permanent weiter, um etwa die Abbildungsleistung und den Durchsatz (Wafer pro Stunde) zu verbessern.

Bis High-NA in der Breite ankommt dauert es natürlich einige Jahre, aber 2026 will ASML bereits 20 Scanner jährlich bauen können, bei den normalen EUV-Scannern lag die Kapazität 2022 bei 54 Systemen (https://www.golem.de/news/halbleiterfertigung-asml-geht-es-trotz-handelsbeschraenkungen-praechtig-2301-171439.html). Da High-NA-Scanner im Vergleich zu den normalen EUV-Scannern noch einmal deutlich teurer sind ist das schon eine Hausnummer.

Johannes Hiltscher
(Golem.de)

[Eug]

Vielen Dank für die Antwort:) Achso, du dachtest weil ja in den Medien stand, dass Intel High NA bei 18A benutzen wird, dass weil der Tape-Out schon da ist, sie quasi den Prozess in der Fabrik, wenn die High NA Scanner da sind, vollenden. Tatsächlich hat Intel aber nie behauptet, dass High NA bei 18A eingesetzt wird. Das hat ein Online-Medium wahrscheinlich so interpretiert und dann hat sich diese Falschnachricht in den Medien verbreitet. Das ist der Fluch des Internets, da machste nichts dran :) Ich schau mir tatsächlich in der SPIE Digital Library gerne den aktuellen Stand an. Da werden Vorträge von Konferenzen die jedes halbe Jahr stattfinden hochgeladen. Und diese erste Optik, die ASML da gekriegt hat, die hatte noch nicht die finalen Genauigkeit-Specs der Spiegel. Das war nur um den Transport von Oberkochen nach Veldhoven mit Sensoren zu testen und den Einbau in die Anlage zu testen. Ein Prototyp der von der Hardware schon fast wie das finale Produkt ist, nur noch nicht mit den finalen Spiegel-Genauigkeits-Specs. Ende September 2022 hat Zeiss auf der SPIE Konferenz berichtet, dass das erste Spiegelset der Projektionsoptikbox die finalen Specs hat und dann zur Integration freigegeben wird. Also wir es in die Box eingebaut und dann geht die Box zu ASML. Also stand jetzt werden keine Wafer mit High NA EUV belichtet. Das ist also kurz davor zu passieren. ASML Veldhoven kriegt die erste Maschine. Zweite wird wohl zu Intel nach Oregon, USA gehen. Das wird wohl Ende 2023/Anfang 2024 passieren. ASML hat im Jahresbericht 2022 für 2025 fünf Anlagen genannt. 2027/2028 sollen dann 20 Anlagen gefertigt werden pro Jahr. Das Problem ist der langen Vorlauf der extremen Optiken. Zeiss muss Vakuumkammern zum Vermessen bauen. Messungen kömnen etwa 2 mal genauer im Vakuum sein, laut Zeiss. Die Spiegel sind größer. Extremere Asphären sind schwerer zu fertigen. Ein Spiegel braucht über ein Jahr bis es fertig ist. Beim Investorentag 2022 von ASML wurde Andreas Pecher von Zeiss zugeschaltet, um den Investoren quasi das Commitment von Zeiss zu bestätigen. Und er hat gesagt das Zeiss die Verantwortung spürt und mit voller Geschwindigkeit alles aufbaut. Aber das Geschwindigkeit das eine ist und das andere aber die extremen Anforderungen der Spiegel im Sub-Nanometer Bereich und die mechatronische Integration extrem sind, und dass das einfach Zeit braucht. Plan von ASML stand jetzt: 5 High NA EUV-Anlagen im Jahr 2025 liefern. 20 im Jahr 2027/2028. Und wenn Intel die erste Anlage Ende diesen oder Anfang nächsten Jahres kriegt, und dann ja noch weitere braucht und den Technologieknoten noch entwickeln muss, wenn die Anlage da ist. Und Samsung, TSMC, SK Hynix und Micron ja auch jeweils eine Anlage bestellt haben. Ich sehe einfach nicht wie vor 2027 man ein Produkt, sagen wir mal ein Nachfolger von Lunar Lake kaufen können wird, wo High NA EUV drin ist. Mark Phillips, der Lithografie Chef von Intel hat vor einem Jahr gesagt, das der "critical path" die Optik ist, "so wie es sein sollte", also dass alles andere, also die restliche Infrastruktur, also die Photomasken für High NA und weiteres ( also was Imec da in ihrem Artikel schreiben) fertig sein wird und Intel quasi die Maschinen rechtzeitig wie versprochen braucht um ihren Zeitplan einhalten zu können. Aber das ist ja auch kein Vorwurf an euch Medien, dass wird ja zum Teil von den Unternehmen auch falsch kommuniziert, beziehungsweise es wird nicht Tacheles geredet wie, dass zum Beispiel Zeiss und Mark Phillips getan haben. Ihre Aussagen gehen aber unter und so entsteht ein falsches Bild. Mit freundlichen Grüßen, Eugen.

[bernstein]

Danke für die informativen kommentare!

[masterx244]

Eug schrieb:
--------------------------------------------------------------------------------
> --SNIP-- Da hab ich gelesen,
> dass das zum Beispiel neulich in Irland der Fall war. EUV wurde von ASML,
> Zeiss, Trumpf und den Frauenhofer Instituten und vielen weiteren zu Ende
> entwickelt/erfunden.

Korinthenkack incoming with Mach 10: es ießt Fraunhofer und nicht Frauenhofer .