-
Das mit dem ladbaren Microcode war eigentlich für den Pentium schon angekündigt...
Autor: rubberduck09 29.11.22 - 15:19
kam aber erst für den Pentium-Pro.
Damals wurde gemunkelt dass die Anpassbarkeit so weit ginge dass man aus einem Pentium mit entsprechendem Microcode zu einer ganz anderen Architektur umstellen könne oder user-defined Befehle bauen könnte die dann weil direkt auf der Hardware laufend effizienter wären.
Das mit den User-Defined-Befehlen kam dann aber erst mit Spectre/Meltdown wo Intel was nachgerüstet hab für die Mitigation in einigen Architekturen. -
Re: Das mit dem ladbaren Microcode war eigentlich für den Pentium schon angekündigt...
Autor: superdachs 29.11.22 - 17:18
rubberduck09 schrieb:
--------------------------------------------------------------------------------
> kam aber erst für den Pentium-Pro.
>
> Damals wurde gemunkelt dass die Anpassbarkeit so weit ginge dass man aus
> einem Pentium mit entsprechendem Microcode zu einer ganz anderen
> Architektur umstellen könne oder user-defined Befehle bauen könnte die dann
> weil direkt auf der Hardware laufend effizienter wären.
>
> Das mit den User-Defined-Befehlen kam dann aber erst mit Spectre/Meltdown
> wo Intel was nachgerüstet hab für die Mitigation in einigen Architekturen.
Das waren aber eher Schulhofgerüchte. Auch bei Spectre/Meltdown wurden ja nicht einfach "Befehle" hinzugefügt. Also der Prozessor konnte dadurch auch nicht plötzlich was neues oder mehr.
Interessanter waren dann schon die Transmeta Prozessoren bei denen man tatsächlich die Mikroarchitektur quasi "umbauen" konnte. Allerdings gab es die nur mit x86 Setting. Wollte schon immer mal so ein Teil haben. -
Re: Das mit dem ladbaren Microcode war eigentlich für den Pentium schon angekündigt...
Autor: rubberduck09 29.11.22 - 17:22
Transmeta hatte ich - war (leider) scheisse. Fand ich auch total interessant aber ist leider schon verstorben bevor das überhaupt zeigen konnte was möglich ist.
Und das mit den Befehlen bei Intel wurde tatsächlich gemacht - aber das waren "einfache" nur für die Mitigationen:
Indirect Branch Restricted Speculation (IBRS)
Single Thread Indirect Branch Predictors (STIBP)
Indirect Branch Predictor Barrier (IBPB) -
Transmeta CPUs waren Emulatoren
Autor: Dumpfbacke 29.11.22 - 22:27
rubberduck09 schrieb:
--------------------------------------------------------------------------------
> Transmeta hatte ich - war (leider) scheisse. Fand ich auch total
> interessant aber ist leider schon verstorben bevor das überhaupt zeigen
> konnte was möglich ist.
Hatte mich vor ein paar Jahren gefragt, wie Transmeta es gemacht hat.
Ein Redesign der Transistoren zur Laufzeit zwecks Code- Ausführung wäre doch etwas sehr komplex und gehört eher in den SciFi Bereich ala NanoBots.
Der Wiki Eintrag war damals überarbeitet und die Lösung eher enttäuschend.
Crusoe war eine VLIW CPU, wo dank "Code- Morphing" der x86 emuliert wurde.
Das erklärt auch, warum die Geschwindigkeit "schwankend" war. Würde man es heute auf einer CPU umsetzen, dürfte es dank L2 und L3 Cache besser laufen, aber wie jede Emulation doch langsamer als das Original sein.
https://de.wikipedia.org/wiki/Transmeta_Crusoe -
Re: Transmeta CPUs waren Emulatoren
Autor: rubberduck09 30.11.22 - 07:43
Dumpfbacke schrieb:
--------------------------------------------------------------------------------
> Hatte mich vor ein paar Jahren gefragt, wie Transmeta es gemacht hat.
> Ein Redesign der Transistoren zur Laufzeit zwecks Code- Ausführung wäre
> doch etwas sehr komplex und gehört eher in den SciFi Bereich ala NanoBots.
Gibts alles schon ewig und nennt sich FPGA. Nur hohe Geschwindigkeiten sind teils damit nicht zu erreichen.
Aktuell gehen die schnellsten bis maximal 1,5 GHz.
Many-System-Emulator mit sowas: https://www.mister-fpga.de/ (so als Beispiel) -
Re: Transmeta CPUs waren Emulatoren
Autor: Tom01 01.12.22 - 15:11
1,5 GHz ist doch schon ordentlich für FPGA.



