1. Foren
  2. Kommentare
  3. Sonstiges-Forum
  4. Alle Kommentare zum Artikel
  5. › Jasper Lake (Atom) im Test…

Noch ein Grund mehr

Neue Foren im Freiraum! Raumfahrt und freie Software haben jetzt einen Platz, die Games tummeln sich jetzt alle in einem Forum.
  1. Thema

Neues Thema Ansicht wechseln


  1. Noch ein Grund mehr

    Autor: thrust26 18.08.21 - 09:59

    Je schneller die effizienten Kerne, desto mehr Sinn ergeben Kombinationen von wenigen Performancekernen mit vielen Effizienzkernen (z. B. 4+16 oder mehr) für gut paralleisierbare Anwendungsfälle. Ich jedenfalls hoffe darauf.

  2. Re: Noch ein Grund mehr

    Autor: ms (Golem.de) 18.08.21 - 10:22

    Bei Raptor Lake soll das so sein, nämlich 8+16 (Core/Atom).

    Marc Sauter, Sr Editor
    Golem.de

  3. Re: Noch ein Grund mehr

    Autor: thrust26 18.08.21 - 10:24

    Prima, aber da ginge m.E. noch viel mehr (4+64 oder so). Oder?

  4. Re: Noch ein Grund mehr

    Autor: ms (Golem.de) 18.08.21 - 10:35

    Prinzipiell schon, aber offenbar hat Intel das nicht vor - und Apple verbaut mehr P Cores als E Cores wohl:

    https://www.golem.de/news/apple-silicon-neue-mac-chips-haben-bis-zu-32-8-128-kerne-2105-156592.html

    Marc Sauter, Sr Editor
    Golem.de

  5. Re: Noch ein Grund mehr

    Autor: Legendenkiller 18.08.21 - 13:18

    Diese Asymetrische macht mehr Sinn. 2-4 schnelle und ganz viele effiziente.
    Ich hatte halt bei Intel blos das 8+8 gesehen ... was imo kein Sinn macht.



    1 mal bearbeitet, zuletzt am 18.08.21 13:19 durch Legendenkiller.

  6. Re: Noch ein Grund mehr

    Autor: ms (Golem.de) 18.08.21 - 13:33

    Bei Apple sind's aber mehr schnelle als sparsame, also das Gegenteil von dem was du wünschst.

    Marc Sauter, Sr Editor
    Golem.de

  7. Bang per Buck

    Autor: Crass Spektakel 18.08.21 - 16:09

    Entscheidend ist nicht das Verhältnis Spar- zu Leistungskern, denn dabei wären je nach Anwendung ein schneller und viele langsame (Numbercrunching) oder viele schnelle und ein langsamer (interaktive Nutzung) besser sein.

    Entscheidend ist das Verhältnis Kosten zu Leistung oder Leistung pro Transistor. Wenn der Sparkern fast so viele Transistoren wie der Leistungskern braucht aber trotzdem deutlich weniger leistet dann nimmt man natürlich nur wenige Sparkerne die genau dann verwendet werden wenn die CPU nichts zu tun hat.

    Was auch zählt: Cache braucht viel mehr Transistoren als die restliche CPU. Im Prinzip könnte man die Anzahl der Kerne gängiger CPUs schlicht verdreifachen wenn man den 3rd-Level-Cache streicht und die Transistoren für die CPU verwendet. Allerdings müßte man dann auch die Software stark anpassen.

    In der Mobilwelt gibt es ja schon 12-Kern-CPUs mit vier verschiedenen Leistungsstufen (1xHighperformance Out-of-Order 2500Mhz 4096kByte Cache, 3xPerformance Out-of-Order 1800Mhz 2048MByte Cache, 4xEconomy In-Order 1500Mhz 512kByte Cache, 4xUltralowpower In-Order 1000Mhz, 128kByte Cache). Halte ich persönlich zwar für Quatsch aber solange der Kunde das kauft...

    Auf Slashdot gab es vor Jahren einen Artikel/Link daß in Simulationen eine Zweiarchitekturlösung fast immer fast optimal läuft. Und dabei gibt es nur zwei Balancing-Lösungen, entweder viele Leistungskerne und wenige Sparkerne oder andersherum welche man passend zur Anwendung wählen muß. Und am Desktop/Workstation/Enthusiast-Markt sind solche Hybridlösungen sowieso Quatsch weil sie gräßliche Seiteneffekte haben können.

    Wobei anscheinend die Anwendung "Numbercrunching" tatsächlich wenig gefragt zu sein scheint, denn während Lösungen mit z.B. 16 Leistungskernen und 4 Sparkernen angekündigt sind findet man Gegenzug kaum Lösungen mit z.B. 16 Sparkernen und vier Leistungskernen in Ankündigungen. Vermutlich hat Intel Angst daß eine 128-Kern-Atom-Lösung Verkäufe der 38-Kern-Xeons kosten könnte. Alle Zahlen sind reine Beispiele.

  8. Re: Bang per Buck

    Autor: ms (Golem.de) 18.08.21 - 17:20

    Dann muss 128C-Atom halt teurer sein ^^

    Marc Sauter, Sr Editor
    Golem.de

  9. Re: Bang per Buck

    Autor: Crass Spektakel 18.08.21 - 17:42

    ms (Golem.de) schrieb:
    --------------------------------------------------------------------------------
    > Dann muss 128C-Atom halt teurer sein ^^

    Das habe ich bei Intel als gegeben vorrausgesetzt 😎

  10. Re: Bang per Buck

    Autor: thrust26 18.08.21 - 18:06

    IIRC brauchen die Effizienzkerne nur 20-25% Fläche eines Performancekernes. Das Bang per Buck-Verhältnis dürfte also deutlichst zu ihren Gunsten ausfallen. Ich schätze so ca. 2:1.

  11. Re: Bang per Buck

    Autor: Kilpikonna 19.08.21 - 15:20

    Crass Spektakel schrieb:
    --------------------------------------------------------------------------------
    > Wobei anscheinend die Anwendung "Numbercrunching" tatsächlich wenig gefragt
    > zu sein scheint, denn während Lösungen mit z.B. 16 Leistungskernen und 4
    > Sparkernen angekündigt sind findet man Gegenzug kaum Lösungen mit z.B. 16
    > Sparkernen und vier Leistungskernen in Ankündigungen.

    Da hängt halt auch viel am Code und was der braucht. Unter Number Crunching verstehe ich was anderes, als ne Excel-Tabelle mit 500 Zellen.
    Wenn wie den Bereich hinter uns lassen, kommt man öfters mal an Software, die einfach nicht unendlich skaliert. Mehr Kerne machen das ab einem gewissen Punkt langsamer, weil die Interprozesskommunikation ansteigt. Da sind dann 128 Hochleistungskerne schneller als 256 jeweils halb so schnelle Effizienzkerne.
    Und in manchen Bereichen geht es nur noch um die rohe Performance, teilweise sogar unabhängig von der Effizienz. Wenn es zwei Tage dauert, die Wettervorhersage von Morgen zu berechnen, gewinnt man keinen Blumentopf mehr.

    Für all das nimmt man einfach nur Cluster, die mit allem vollgestopft sind, was die Rechenleistung in der Praxis anhebt. Und man scheißt auf das, was auf dem Papier versprochen wird. Dafür rennt dann so n Cluster über Wochen hinweg unter Vollast - ist ein Job fertig, wird automatisch der Nächste gestartet.

  12. Re: Noch ein Grund mehr

    Autor: sambache 19.08.21 - 18:17

    thrust26 schrieb:
    --------------------------------------------------------------------------------
    > Je schneller die effizienten Kerne, desto mehr Sinn ergeben Kombinationen
    > von wenigen Performancekernen mit vielen Effizienzkernen (z. B. 4+16 oder
    > mehr) für gut paralleisierbare Anwendungsfälle. Ich jedenfalls hoffe
    > darauf.

    Ich warte auf 16 + 256
    Dann bau ich meine Software wirklich um ;-)

  1. Thema

Neues Thema Ansicht wechseln


Um zu kommentieren, loggen Sie sich bitte ein oder registrieren Sie sich. Sie müssen ausserdem in Ihrem Account-Profil unter Forum einen Nutzernamen vergeben haben. Zum Login

Stellenmarkt
  1. Software-Entwickler (m/w/d)
    Isochem & Datenverarbeitung GmbH, Bodenheim
  2. Programmierer / Softwareentwickler (m/w/d)
    Heinz von Heiden GmbH Massivhäuser, Isernhagen bei Hannover
  3. Informatiker / innen oder Physiker / innen (w/m/d)
    DLR Deutsches Zentrum für Luft- und Raumfahrt e.V., Berlin
  4. Java-Entwickler (w/m/d) After Sales
    SSI SCHÄFER Automation GmbH, Giebelstadt, Dortmund, Münster

Detailsuche


Golem pur
  • Golem.de ohne Werbung nutzen

Anzeige
Hardware-Angebote


Haben wir etwas übersehen?

E-Mail an news@golem.de